CCS（Code Composer Studio）是一个完整的DSP集成开发环境，其不仅集成了常规的开发工具如源程序编辑器、代码生成工具（编译、链接器）以及调试环境外，还提供了DSP/BIOS开发工具。DSP/BIOS是一个简易的嵌入式操作系统，其可以大大方便用户编写多任务应用程序。从今天开始，我会结合个人在项目中对DSP/BIOS的使用，将全部或者部分模块的说明、使用及关键技术与大家分享。 &

在我们的应用程序中，有一部分应用程序可以根据实时时钟来确定改函数运行的时间，也有一些应用需要根据I/O是否可用或者已经计划好的事件来确定运行的时间。这时，我们可以利用DSP/BIOS提供的PRD来完成这些要求。   一、PRD模块概述         PRD函数大多被用于那些需要定时执行的函数，特别是一些需要周期

SWI模块管理软件中断服务程序。这些中断服务程序与HWI硬件中断服务程序有密切关系。一般情况下，会将日常的大多数处理函数放到这些软件中断服务程序中管理运行。 一、SWI模块概述         在DSP/BIOS内核中，系统管理并运行的线程分为四个等级：硬件中断服务程序、软件中断服务程序、任务和后台空闲函数，优先级依

由于访问寄存器的速度要快过RAM,所以编译器一般都会作减少存取外部RAM的优化。比如： static int i=0; int main(void) { ... while (1) { if (i) dosomething(); } } /* Interrupt service routine. */ void ISR_2(void) { i=1; }

如何选择外部时钟？ DSP的内部指令周期较高，外部晶振的主频不够，因此DSP大多数片内均有PLL。但每个系列不尽相同。 1)TMS320C2000系列： TMS320C20x：PLL可以÷2，×1，×2和×4，因此外部时钟可以为5MHz－40MHz。 TMS320F240：PLL可以÷2，×1，&tim

每到年底各大媒体就争先恐后热火朝天地搞总结，什么十大人物，十大品牌，十大美女，十大帅哥等等五花八门乱七八糟的让人充满好奇充满怀疑，这事确实让人有点郁闷，就如同男足国家队的国产教练如沈墙扶们每一次踢球失败后都要说这么一句：我们回去后要好好总结，下次会打得更好！　 这话听了几十年了，耳朵都生虫了，但还是无法看到中国猪球队有象人样的表现。因此，总结在某一程度上来说只不过是一种形式罢了，总结不代表

1.5V/3.3V如何混接？ TI DSP的发展同集成电路的发展一样，新的DSP都是3.3V的，但目前还有许多外围电路是5V的，因此在DSP系统中，经常有5V和3.3V的DSP混接问题。在这些系统中，应注意： 1)DSP输出给5V的电路（如D/A），无需加任何缓冲电路，可以直接连接。 2)DSP输入5V的信号（如A/D），由于输入信号的电压>4V，超过了DSP的电源电压，DSP的外部信号没

PLD,CPLD,FPGA有何不同? 不同厂家的叫法不尽相同，    PLD(Programmable Logic Device)是可编程逻辑器件的总称，早期多EEPROM工艺，基于乘积项（Product Term）结构。    FPGA (Field Programmable Gate Arry)是指现场可编程门阵列，最早由Xilinx公司发明

blog.21ic.com/user1/1347/archives/2008/45384.html

不错的IC设计网站与大家共享 (1)http://www-inst.eecs.berkeley.edu/[52RD.com]    伯克利大学,里面的资料非常丰富.几乎是所有的讲义都有.[52RD.com]    还有视频的教程.[52RD.com] (2)http://www.national.com/AU/[52RD.com]  &n

ROM和RAM指的都是半导体存储器，ROM是Read Only Memory的缩写，RAM是Random Access Memory的缩写。ROM在系统停止供电的时候仍然可以保持数据，而RAM通常都是在掉电之后就丢失数据，典型的RAM就是计算机的内存。 RAM有两大类，一种称为静态RAM（Static RAM/SRAM），SRAM速度非常快，是目前读写最快的存储设备了，但是它也非常昂贵，所

哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。中央处理器首先到程序指令存储器中读取程序指令内容,解码后得到数据地址,再到相应的数据存储器中读取数据,并进行下一步的操作（通常是执行）。程序指令存储和数据存储分开,可以使指令和数据有不同的数据宽度,如Microchip公司的PIC16芯片的程序指令是14位宽度,而数据是8位宽度。      哈佛结构的